

特 許 願 (A)

特許序長官殿

発明の名称 半導体装置の製造方法

卷 明 省

東京都國分等市東恋ヶ澄1 丁目 280 番地 株式会社 日立製作所中央研究所內

11m 50 4 10 18 8

क्रंप व अर श्री 16

特許出願人

\* 東京都千代田区丸の内一丁目5番1号

8 新GID 株式会社 日 立 製 作 所

医双方苗 由 博 。

化 理 人

: 西 東京都千代田区東の内…丁目5番1号 株式会社 日 立 製 作 所 内 電話東京 279-2111 (大代の)

 19 日本国特許庁

## 公開特許公報

①特開昭 52-49772

④3公開日 昭52.(1977) 4.21

②特願昭 50-/25752

②出願日 昭知 (1974) /0 /8

審查請求 未請求

(全9 頁)

識別

記号。

庁内整理番号

7//3 57 7210 57

52日本分類

9915)L3 9915)H0 51 Int. C12.

HOIL 21/302 HOIL 21/88

\_\_

発明の名称 半導体装置の製造方法

特許請求の範囲

要面に凹凸面を有する半導体基板上に該半導体基板と問題度のエッチング速度を持つ強布被膜を 形成し前配凹凸面を平坦化する工程,該半導体基 板を上配強布被膜が番融しない温度に保ちながら イオンを用いた物理的エッチング法によってエッ チングし上記彙布被膜と凹凸面の少なくとも一部 を同時に除去し,該半導体基板表面を平坦化する 工程を含むことを特徴とする半導体委権の製造方法。

発明の詳細な説明

本発明は、半導体装能を製造する過程で、凹凸 面を有する基板表面に対して平坦化加工を施すた めの製造方法に関するものである。

従来より半導体素板を用いて半導体袋値を製造する場合,半導体器板へは,不純物拡散,絶験層形成,ホトエッチングによる表面加工等の処理を 施す。これらの処理を経る間に,器板袋間は隆起

半導体基板への不純物拡散の技術を例にとって、 本発明によって解決されるべき問題を具体的に示 す。半導体基板への絶縁 層形成、および配線金属 による凹凸面の例については、実施例でその問題 点を指摘する。 勿論,本発明が,これらの具体例に限らず,半 導体装置の製造の際,養板が凹凸面を有した場合, これを平坦化するのに適用できることはいうまで もない。

さて近年半導体装置の製造方法において、プレーナ技術が採用されている。これは抜状の平坦なSi 基板に対し、Si 酸化酶と写真製版技術を用いて片面から任意の不純物を拡散し半導体装置を製造する方法である。

第1 図はプレーナ技術を用いた半導体集積回路 において、その製造工程の概略を示している。ト ランジスターをかにしたものである。

第1図(a)は分離拡散工程を示す。

特開 収52-49772(2) 前配分離拡散領域3の上に、Si酸化膜4が生成される。

第1図(b)はベース拡散工程を示す。 Si 酸化膜 4の一部を写真製版技術によって除去し、その部分に Si 基板 1 と同じ導電性を有する拡散領域 5 を設けたものである。その際同時に前記拡散領域 5 の上に Si 酸化膜が生成される。

第1回(c)はエミッタ拡散工程を示す。 Si酸化 膜4の一部を写真製版技術によって除去し、その 部分に Si層 2 と同じ導電性を有する拡散領域 6 を設けたものである。その際、同時に Si酸化膜 4 が生成される。

第1図(d)はSi酸化腺4の一部を写真製版技術によって除去し、そして真空蒸剤法等によってアルミニウム等の金属を付着させ、電極配触7を行なった状態を示している。

このようなプレーナ技術は、Si酸化機を用いた選択拡散の連続した工程を含んでいる。この選択拡散を行なうためには、その厳毎に、Si酸化膜の生成が必要である。このため、どうしても第

1 図(c)の様に半導体基数表面の断面は階段状の構造になってしまう。この様な凹凸面を持つ基板表面は電極配線の時に断線の原因として大きな問題となる。即ち階段状骸化膜の角の部分 8 では金属配級 1 を 7 は 2 くなり、断線事故をおこす原因となる。半導体装置の信頼性に係わる問題点である。

この問題の解決に金属蒸棄源を複数個散けたり、 階段状断面の Si酸化膜 4 に傾斜をつけるため、 写真製版時のエッチング液、エッチング方法の改 良を行なったりしているが、いまだ十分満足を結 果をもたらすに至っていない。またホトエッチン グ工程におけるホトレジスト第光において段差部 からの性の反射によってパターン精度の低下が著 しく、集積度向上をはばむ原因ともなる。

また一万配線金鉄上化設備する絶線層の断切れの対策には逆スパッタ法により絶線層の騒起部を 直接除いて製菌を平坦化する方法も提案されてはいる。たとえば、米田特許出勤被号3.7.5.2.3 号の明細署に開示されている方法である。しかしての方法は長時間を必要とし、多くの場合完全な 平坦化を非実際的なものとしている。たとえば10~40μmの巾を有する通常の二酸化シリコン盾の平坦化に約1日のRFスパッターを行なう必要がある。従って半導体集板固路製造の産業において、この方法を採用することは実際的でない。

本発明の目的は、以上述べたような半導体素板 表面の各種の凹凸面を除去もしくは実用上問題を 生じない程度に著しく減少させる方法を提供する ものである。

本発明の第1の効果は半導体基板装面上に形成 する各層の体験性を向上させると同時に半導体装 酸の信頼性を向上させることである。たとえ付各 層の限さの不均一あるいは断切れを防止すること ができる。

本発明の第2の効果は半導体蒸板表面上に形成する半導体装備のより小型化を可能にするものである。たとえば金融配級膜の膜線,配級間隔,配級巾を減少することが可能となる。具体的に例を述べると信頼性を考慮すると0.5 μ位の段差を有する素板上では,A& などの配級金属厚は0.8~

1 µ必要であるのに対し、平坦な基板表面を形成 するとその厚さは 0.5 µ程度で十分となる。従が って微細加工の物度 6 1.5 倍程度向上する。

従がって,本発明は近年急速に開発されつつあるブレーナ型もしくはセミブレーナ型の各種配線 構造体の製造に除して特に有用なものである。 本発明の製造方法の骨子を,第2回を用いて説明 する。

ます、凹凸面を有する半導体基板21の表面に 塗布層23を形成する。第2図(a)は、この塗布版 23の形成された状態を示すものである。C部は 隆起部、D部は段差部である。

盤布層23に供する強布材料は、強布時には液体状(分散常散をも含む)であり、かつ固体化した時、半導体基板21のエッチング速度と同程度のエッチング速度を有する材料を使用する。 渡布材料を凹凸面の有する半導体基を数面に強布すると、液体状であるので凹凸面にそって侵入し、滑らかな表面を呈して、凹凸面の形状を緩和してしまう。このようにして半導体基を21の表面は平

特開 昭52-49772(3)

坦化される。強布材料に乾燥や硬化等を施して固体化し、強布層23を形成する。強布材料は乾燥や硬化時の応力が少なく少なくとも段差の高さと同程は以上の厚さに強布できることが必要である。なお、強布材料については後に禁述する。

次に, このような半導体基板21の表面をエッチングする。エッチング方法は1オンを用いた物 珠的エッチンク方法を使用する。

まず塗布層23の上面が除去され、次いで第2 図(b)に示す如く塗布層23と共に半導体蒸板21 の隆起部Cや段差部Dなども同時に除去される。

逆に第2図にルで示すように塗布層23と半導体 基板21の一部が除去され、半導体基板表面は平 坦化される。

以後の工程は、半導体委債の顕初の目的に応じて、従来の製造方法によれば良い。 たとえば半導体 基板 2 1 の表面に、真空無療法や化学無療法もしくはスパッタリンク法によって形成層 2 2を被着する。

以下,本発明の各工程について詳細に説明する。

連布材料の特性は上配したとおりであるが、考慮 すべき点が一・二ある。

半導体基体の表面を形成する材料としては、シリコン(Si),シリコン酸化物(SiO<sub>2</sub>),phosphor silicate glass(PSG), Boron silicate glass(BSG),シリコン鍵化物(Si<sub>3</sub>N<sub>4</sub>),配線金属たとえばA2が一般的に考えられる。

まずこれら半導体基板の表面を比成する材料と 塗布層とが同程度のエッチング速度を持つ必要が ある。このエッチング速度の差は、発明の目的か らして小さいほうが好ましいことは当然である。 しかし塗布材料のエッチング速度が、半導体基板 のエッチンク速度に対し約±50%の差の範囲で あれば実際上使用可能な範囲であり、±30%の 範囲が解に好ましい範囲である。

たとえばエッチング速度の差が30%である場合を考えてみる。半導体基体の降起部は0.7~1 μmの高さであることが多い。この機 起部に本発明を適用すると降起部は0.2~0.3μmの高さとすることができる。この程度の凹凸面は各種半導 体装置の基板面として実用上充分な平坦度という ことが出来る。これらの具体的効果については後 に実施例により言及する。

第2に考慮すべきことは塗布材料は乾燥・硬化時に塗布膜中に生する尼力や歪が少なく、十分な厚さに塗布できることが必要である。現在市販されているシリカフィルム(Silica Film: Emulsitone 社製など)は、塗布絶縁膜材料として知られているが、硬化時に発生する応力や電が大きいためにたかたか0.2 μ厚にしか塗布できない。基本表面に存在する凹凸は0.5~1 μ程度の場合が多く、シリカフィルムによる装面平坦化の効果は不十分である。

以上の各点から模削した結果、次の様な材料が 塗布材料として特に好ましいことが判明した。

- (1) ネカ型のフォトレジスト類,たとえば独化ゴム系材料であるKTFR(Kodak 社製,商品名)、 KNER(Kodak 社製,商品名),OMR(東京犯化社製,商品名),Waycote(Hunt社製)。
- (2) ポジ型のフォトレジスト類,たとえばノボラ

ック樹脂系材料である A Z.1 3 5 0 , A Z 1 3 5 0 H , A Z 1 1 1 (いすれも Shipley 社製 製品 掛号)。

- (3) 電子網用ポジ型レジスト類,たとえばポリメ チルメタアクリレート(PMMA),ポリプテ ンサルフォン。
- (4) 恒子般用ネカ型レジスト類。たとえばエボキン化プタジエン、クリシジルメタクリレートとエチルアクリレートの共重合体およびこれらの重合体。
- (5) ポリイミド樹脂、P1Q樹脂(ポリイミドインインドラキナゾリンジオン)
- (6) 途布性の供触点カラス,たとえばIWF・T -020(岩坂カラス社製・軟化点370℃, 酸点420℃)

上に抱けた強布材料のうちポリイミド樹脂、P1 Q樹脂は Si 表板に対しては直染用いることが出来ない。これは Si とこれらの樹脂とのぬれ性 およひ接着性が劣るためである。 Si 表板上のポリイミド樹脂、P1 Q樹脂は平坦な面を形成しに

特開 昭52-49772 (4)

くい。Si 基板に対してはぬれ性や接着色およびエッチ速度の点でネカ型フォトレジスト類。ボジ型フォトレジスト類。電子線用ボジ型レジスト類。電子線用ネカ型レジスト類を用いることができるが、耐熱性とエッチ速度の点でボジ型フォトレジスト類が特に適している。

 $SiO_2$  や  $Si_3N_4$  , P SO , B SO による凹凸に対しては上記材料のいすれをも用いることができるが、耐熱性と接着性やぬれ性の点から、ネガ型フォトレジスト類とポリイミド樹脂,P I Q 樹脂が特に有効である。

A& による凹凸に対しては、上記材料のうち。 エッチ速度の比較的大きいポジ型フォトレジスト や電子線用ポジ型レジスト類、電子線用ネガ型レ ジスト類が有効である。

2.谷类人

塗布材料を塗布する工程は,レジスト類はレジストの,機能は機脂そのものの現在知られている方法に従って塗布層を形成すれば良い。

本発明に用いる。1 オンを用いた物理的エッチング法の代表的な例はスパッター・エッチ法と1

オンサリンク法である。

塗布層が誘導体であるのでスパッターエッチ法 は高周波スパッター法を使用する。高周波スパッ ター条件の好きしい範囲は以下の通りである。

高周波電力: 0.1~10W/cm² (実効的に 0.1~5 W/cm² 位までの電力範囲が好ましい。) シース・ホテンシャル

(Sheath potential): 2000 V以下

2000V 以上になると途布層にピンホール等が発生し使用できない。 通常は700~1500Vを用いている。また400Vでは、エッチングは当然可能であるが要する時間が長くなる。

Ar E : 5 × 10-2 ~ 1 × 10-4 Torr

ただし酸紫濃版は 0.1 %以下である ことが必要である。これは、酸紫が 芽朗気に含まれていると,有機物で ある各種レジスト,樹脂のエッチン グ速度が増大し,逆に無機物質のそ れは低下するため、基板の平坦化の ための制御が困難となる。

基板温度:強布層が溶解しない温度に設定すれ は良い。PIQ樹脂では450℃, ポリイミド樹脂では400℃,レジ スト類では200~2000 上限である。下限は塗布層が低温硬 化等によりクラック等が発生しなけ れば良い。通常は100℃~200 でを多く用いている。

イオンシリング法における適切を条件について 1855点 述べる。

イオン・エネルギー:20 eV ∼ 9 0 KeV

20 eV 以下ではエッチングが効果 的に行なわれず、90 KeV 以上で は基板損傷が大きく、平坦化のため エッチングには不向きである。即ち 為エネルキーのイオンの打込みに近 い状態となってしまう。

平坦化する半導体基板の構成化よって,余件は当然異なるが,低損傷

特開 昭52-49772(5)

基板温度約300℃

という点から20 eV ~30KeV が より適切なイオン・エネルギーの範 囲である。エッチング時間および損 傷の点から一般には 3 Ke V ~ 10 KV

の範囲を多く使用する。 イオンローArイオンドラくの場合作用する。 真 空 医: 1 × 10 ~1×10 Torr

**基板温度:スパッターエッチング法で述べた条** 

件と同様である。通常100℃~

200℃で使用する。

恒流密度: 0.5~5 mA/cm<sup>2</sup>

電流密度はエッチング時間に関係し 平坦化を施す特性などには余り影響

はない。

第1表,第2表に各々高周波スパッタ法および イオンセリンク法による各種の半導体基板材料。 **歯布材料のエッチング速度の例を示す。** 

第 1 表		
材 料	エッチング 速度比	エッチング条件
Si O <sub>2</sub>	1.0	エッチング法:
PSO(CVD法, PO, 1.2%)	1.0	高周彼スパッタ法
Si	1.2	装置:ULVAC
Si <sub>3</sub> N <sub>4</sub> (CVD法)	0.83	EPD-1型
A 2	1 ~ 1.8	高 周波電力 :
Αu	1.7~2.1	3 W / c m²
		シース・ボテンシャル
KTFR	0.75~25	1080V
KMER	0.75~20	Ar 圧:
AZ1350	0.7~1.0	5×10 Torr
AZ1350 H	09~20	エッチング時間:
Waycote	1.2	30~100min
ポリイミド樹脂	0.8	SiO2 のエッチン
PIQ街脂	0.8	グ速度:
		127 k/min

エッチンク 速度 比	エッチング条件
1.0	エッチング法:
1.0	イオン*リング法
0.9	1カンユオルギー 1.0KeV
1.1~1.5	Na 研密度 1.0 mA√cm²
	Ar E 5×10 Torr
0.95	基板温度 ~300℃
1.0	5:02 = I=1+:7" 這度 300 A/min_
1.5	
1.0	ĺ
1.0	
2.1	
	速度 比  1.0  1.0  0.9  1.1~1.5  0.95  1.0  1.5  1.0

次に矢施例によって本発明を具体的に説明する。

第3凶はアイソ・プレーナ・ディバイスの製造 工程の機略を示す。

第3図(a)~(c)は一般に行なわれている工程である。

第3図(a)は Si 基板31上に薄いSiU2膜37を 形成し、さらに窒化シリコン(Si<sub>3</sub>N<sub>4</sub>)より成る マスク35を設置した状態を示す。Si₃N₄ マス ク35は通常 Si<sub>3</sub> N<sub>4</sub> 膜を . Si O<sub>2</sub> 膜によるマス 1 りを用いて選択的にエッチング(たとえばフレオ ンカスを用いたプラズマエッチング法による。) するととにより形成される。

第3回(b)は Si 基板31を, Si3N4マスク35を 便用して36の部分を部分的に除去する工程を示 す。 Si のエッチングは H F , H N O<sub>3</sub> , 水の各々 1:4:4 混合液で良い。

第3図には熱酸化法により Si 基板内に選択的に SiO<sub>2</sub> 崩34を形成した状態である。熱酸化の条 件は,乾燥した酸素中,約1000℃,20時間 程度の条件である。この時選択的に形成された SiO<sub>2</sub> 層の周辺部に隆起部Fが生する。これはSi よりSiU2が生成される際,体横変化があるため 生する現象であり、アイソ・ブレーナ技術ではさ け舞い現象である。迪常上部の高さは0.5~1.2 μm 程度である。アイソ・プレーナ技術では,間

隔をおいて並べられた $SiO_2$  腰と $SiO_2$  腰の間に,能動素子が形成される。

このような半導体基板に対し第3図(d)のごとく
1.5 μm 厚に歯布層33を形成する。この際,
Si<sub>3</sub>N<sub>4</sub>マスク35はあらかじめ除去しておいたほうが好ましい。しかしSi<sub>3</sub>N<sub>4</sub>マスク35をそのま
ま改したまま,次の工程を行なっても顕初の目的
は達成される。

塗布材料はホトレジストKTFR(Kodak 社製、商品名)である。塗布材料をスピンナー等によって塗布する。膜厚の制御はスピンナーの回転数の加波で自由に行なえる。

このようにして、塗布されたKTFRは、公知の方法に従がって処理し塗布庁33とする。即ち約70℃でのブリベーク(予備加熱)、紫外繰算光、現像処理を経て、100℃~200℃でポストベークする。塗布層33はSiO2換34の凹凸面を埋めるように形成され、その殺菌は平坦化されている。

びにこの Si 基板 3 1 に対しAr カスを用いた高

本発明は当然従来技術で述べたプレーナー技術を 使用した半導体装置の製造方法にも応用可能であ ス

第4回は第1回(d)の状態にある半導体装置の一 部を拡大したものである。

lはSi基板、4はSi酸化版である。3i基板

特開昭52-49772(6)

周波スパッターエッチングを行なう。エッチング 条件は高周波電力 2 W/cm²、シースボテンシャル700 V . Ar 圧 5 × 10<sup>-3</sup> Torr , 悉敬温度 1 50 Cである。この時、エッチング速度は、 Si O<sub>2</sub> 層は 1.5~2 Å/sec , K T F R は 1.2~ 1.5 Å/sec である。弦布材料の Si O<sub>2</sub> 層に対するエッチング速度の差は平均値で約15%で、投 ぼ等しいとみて良い。従って第3図(e)に示すよう にいとみて良い。従って第3図(e)に示すよう にいとみて良い。従って第3図(e)に示すよう にいとみまる。弦布材料の Si O<sub>2</sub> 層に対する。約190minのスパッターエッチングを 行なうと第3図(f)に示すように強布層 33全体と Si O<sub>2</sub> 膜34の隆起部 F が除去されて、 Si 基板 31上の Si O<sub>2</sub> 膜34の要面は平坦化される。 この上に、たとえば真空蒸煮法によって導体層 32 が得くなったり、切断したりする欠陥は存在しない。

このような半導体装置の信頼性向上の利点の外, 次の様な利点も生する。

## 実施分2

プレーナ型多層配線を形成する工程に本発明を 適用した例を示す。

顧問絶録簡 4 6 は SiO₂(もしくは リンガラス ( PS G )でも良い。) C V Dを(Chemical Vapor Depositivn ) 法によって被着したものである。

次に第5回(b)に示すごとく、ポリイミト樹脂を用いて $1\sim2$   $\mu$ mの強布層を形成する。途布方法は回転盤布を用い、その硬化温度は $N_2$  ガス中で350 C , 1 hr である。

次にイオンデリング法によってとの基板表面を 約50min間、エッチングする。 エッチング 条 件は次のとおりである。 イスト ハス Ar イスト マ゚ー スロる。

イオン・エネルギー: 7 KeV, イオン電流 1.4 mA/cm<sup>2</sup>, 真空展 5×10<sup>-5</sup> lorr, 恭板磁度 150 Cである。この時 Si および SiO<sub>2</sub> のエッチング速度は 3~4 J/sec, ボリイミド樹脂のそれは 4~4.5 J/sec で、保疫両者は等しい。

第 5 図(c) は、とのエッチングの途中の状態を示す。さらにエッチングを継続すると第 5 図(d)に示す状態となり、第 1 描導体配線 4 5 の上面が終出する。この面上に第 2 暦導体配線層 4 2 を 0.7 ~ 1.0 μm を真空蒸溜法により被滑しする。このよ

特開昭52-49772(7) うにしてブレーナ型の2層配線が形成される。

また第5図にの状態でエッチングを終了して塗 布簡43を化学エッチングによって除去する。次 いて海間 総験 簡46の第1層 導体配線 45の上部 にスルーホールを形成して第2層 導体層を形成し てセミブレーナ型の2層配線を形成しても良い。

以下とのような、方法を繰り返してブレーナ型
もしくはセミブレーナ型多層配線が形成される。
本発明によって形成されるこれら多層配線に比較
来方法による大きな段差を有する多層配線に比較
し、集積度信頼性において非常に優れている。

本実施例の他に,層間絶線物 4.6 として  $Si_3N_4$  ・  $A = \sqrt{3}$  などを用いた場合についても,前述した 各種塗布材料を用いて,本発明の方法が適用でき

また本失施例では、層間絶縁層46をエッチングする場合を説明した。本発明は第6図に示すようにこれと逆の材料構成にも適用できる。すなわち、基板51上に形成された絶縁層52に開口55が形成されている。との上に導体層53を形成し

5 minut


て、開口以外の導体層を除去し、ブレーナ型配線 を適用する場合がある。この場合も強布層54を 導体層53上に設置し本発明を適用し、56のレ ペルまでエッチングを行なえば良い。

## 図面の簡単な説明


第1図は従来の半導体装置の製造方法の1例としてプレーナー技術を用いてのトランジスター製造工程を示す断面図、第2図は本発明の原理を説明する断面図、第3図はアイソ・プレーナ・ディバイスの製造に本発明を適用した場合の製造工程を示す断面図、第4図はプレーナ技術に本発明を適用する場合の説明用断面図、第5図は多層配製の形成に本発明を適用する場合の記明用断面図である。

代理人 弁理士 薄 田 利 幸

## 第 1 図



特朗 昭52-4977 2(8)



特開 四52-49772(9)

。 添附書類の目録

(2) 14 M 426

(3) な 作 は (追つて補充)

一前記以外の発明者、特許出願人または代理人

発 明 者

東京都小平市上水本町/450番地 東京都小平市上水本町/450番地 株式会社 日立製作所 武蔵工場内

加地忠雄